Усовершенствованная упаковка — одно из технологических достижений эпохи «Больше, чем Мур».Поскольку микросхемы становится все сложнее и дороже миниатюризировать на каждом узле процесса, инженеры помещают несколько микросхем в усовершенствованные корпуса, чтобы им больше не приходилось бороться за их уменьшение.В этой статье представлено краткое введение в 10 наиболее распространенных терминов, используемых в передовых упаковочных технологиях.
2.5D пакеты
Корпус 2.5D представляет собой усовершенствованную традиционную технологию упаковки 2D микросхем, позволяющую более эффективно использовать линии и пространство.В корпусе 2.5D голые кристаллы складываются друг в друга или размещаются рядом поверх промежуточного слоя с кремниевыми переходными отверстиями (TSV).Базовый или промежуточный уровень обеспечивает связь между чипами.
Пакет 2.5D обычно используется для высокопроизводительных ASIC, FPGA, графических процессоров и кубов памяти.В 2008 году Xilinx разделила свои большие FPGA на четыре меньших чипа с более высоким выходом и подключила их к кремниевому промежуточному слою.Так появились пакеты 2.5D, которые в конечном итоге стали широко использоваться для интеграции процессоров с памятью с высокой пропускной способностью (HBM).
Схема 2.5D-пакета
3D упаковка
В корпусе 3D-ИС логические кристаллы складываются вместе или вместе с кристаллом хранения, что устраняет необходимость создания больших систем на кристалле (SoC).Кристаллы соединены друг с другом активным промежуточным слоем, в то время как в корпусах 2.5D IC используются проводящие выступы или TSV для укладки компонентов на промежуточный слой, в корпусах 3D IC несколько слоев кремниевых пластин соединяются с компонентами с помощью TSV.
Технология TSV является ключевой технологией в корпусах 2.5D и 3D ИС, а полупроводниковая промышленность использует технологию HBM для производства микросхем DRAM в корпусах 3D ИС.
Поперечное сечение 3D-корпуса показывает, что вертикальное соединение между кремниевыми чипами достигается посредством металлических медных TSV.
Чиплет
Чиплеты — это еще одна форма упаковки 3D-ИС, которая обеспечивает гетерогенную интеграцию КМОП- и не-КМОП-компонентов.Другими словами, это меньшие по размеру SoC, также называемые чиплетами, а не большие SoC в корпусе.
Разбивка большого SoC на более мелкие чипы обеспечивает более высокую производительность и меньшие затраты, чем один голый кристалл.Чипсеты позволяют разработчикам воспользоваться преимуществами широкого спектра IP, не задумываясь о том, какой технологический узел использовать и какую технологию использовать для его производства.Для изготовления чипа они могут использовать широкий спектр материалов, включая кремний, стекло и ламинаты.
Системы на основе чиплетов состоят из нескольких чиплетов на промежуточном уровне.
Пакеты разветвления
В корпусе Fan Out «соединение» разветвляется на поверхность чипа, чтобы обеспечить больше внешних входов-выходов.В нем используется эпоксидный формовочный материал (EMC), который полностью встроен в матрицу, что устраняет необходимость в таких процессах, как прикатывание пластины, флюсование, установка перевернутой микросхемы, очистка, напыление снизу и отверждение.Таким образом, промежуточный уровень также не требуется, что значительно упрощает гетерогенную интеграцию.
Технология разветвления предлагает меньший размер корпуса с большим количеством операций ввода-вывода, чем другие типы корпусов. В 2016 году Apple смогла использовать технологию упаковки TSMC для интеграции своего 16-нм процессора приложений и мобильной DRAM в единый корпус для iPhone. 7.
Разветвленная упаковка
Упаковка уровня пластины с разветвлением (FOWLP)
Технология FOWLP — это усовершенствованная версия упаковки на уровне пластины (WLP), которая обеспечивает больше внешних соединений для кремниевых чипов.Он включает в себя встраивание чипа в эпоксидный формовочный материал, а затем создание слоя перераспределения высокой плотности (RDL) на поверхности пластины и нанесение шариков припоя для формирования восстановленной пластины.
FOWLP обеспечивает большое количество соединений между корпусом и прикладной платой, а поскольку подложка больше кристалла, шаг кристалла на самом деле более свободный.
Пример пакета FOWLP
Гетерогенная интеграция
Интеграция различных компонентов, производимых отдельно, в сборки более высокого уровня может повысить функциональность и улучшить эксплуатационные характеристики, поэтому производители полупроводниковых компонентов могут объединять функциональные компоненты с разными технологическими процессами в одну сборку.
Гетерогенная интеграция аналогична системе в корпусе (SiP), но вместо объединения нескольких голых кристаллов на одной подложке она объединяет несколько IP-адресов в виде чиплетов на одной подложке.Основная идея гетерогенной интеграции заключается в объединении нескольких компонентов с разными функциями в одном пакете.
Некоторые технические строительные блоки гетерогенной интеграции
ХБМ
HBM — это стандартизированная технология хранения стека, которая обеспечивает каналы с высокой пропускной способностью для данных внутри стека, а также между памятью и логическими компонентами.Пакеты HBM объединяют кристаллы памяти и соединяют их вместе через TSV, чтобы увеличить объем ввода-вывода и увеличить пропускную способность.
HBM — это стандарт JEDEC, который вертикально объединяет несколько уровней компонентов DRAM в одном корпусе, а также процессоры приложений, графические процессоры и SoC.HBM в основном реализуется как пакет 2.5D для высокопроизводительных серверов и сетевых чипов.В выпуске HBM2 теперь устранены ограничения емкости и тактовой частоты исходной версии HBM.
пакеты HBM
Промежуточный слой
Промежуточный слой — это канал, по которому электрические сигналы передаются от многочипового кристалла или платы в корпусе.Это электрический интерфейс между розетками или разъемами, позволяющий распространять сигналы дальше, а также подключать их к другим разъемам на плате.
Промежуточный слой может быть изготовлен из кремния и органических материалов и действует как мост между кристаллом с несколькими кристаллами и платой.Кремниевые промежуточные слои — это проверенная технология с высокой плотностью ввода-вывода и возможностью формирования TSV, которая играет ключевую роль в корпусе 2,5D и 3D микросхем.
Типичная реализация разделенного промежуточного слоя системы
Уровень перераспределения
Уровень перераспределения содержит медные соединения или выравнивания, которые обеспечивают электрические соединения между различными частями корпуса.Это слой металлического или полимерного диэлектрического материала, который можно укладывать в корпус с голым кристаллом, тем самым уменьшая расстояние между входами и выходами больших наборов микросхем.Уровни перераспределения стали неотъемлемой частью пакетных решений 2.5D и 3D, позволяя находящимся в них чипам взаимодействовать друг с другом с помощью промежуточных уровней.
Интегрированные пакеты с использованием уровней перераспределения
ТСВ
TSV — это ключевая технология реализации 2,5D- и 3D-упаковочных решений, представляющая собой медную пластину, обеспечивающую вертикальное соединение через кристалл кремниевой пластины.Он проходит через всю матрицу, обеспечивая электрическое соединение, образуя кратчайший путь от одной стороны матрицы к другой.
Сквозные отверстия или переходные отверстия вытравливаются на определенную глубину с передней стороны пластины, которая затем изолируется и заполняется путем нанесения проводящего материала (обычно меди).После изготовления чипа его утончают с задней стороны пластины, чтобы обнажить переходные отверстия и металл, наносимый на обратную сторону пластины, для завершения межсоединения TSV.
Время публикации: 7 июля 2023 г.